

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/06124

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁶ G09G5/36, G09G5/00, G06T3/40, H04N5/262

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁶ G09G5/00-5/40, G09G3/00-3/38,
G06T3/00-3/60, H04N5/14-5/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho 1940-1996 Toroku Jitsuyo Shinan Koho 1994-1999
Kokai Jitsuyo Shinan Koho 1971-1999 Jitsuyo Shinan Toroku Koho 1996-1999

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI/L, PA=FUJITSU GENERAL
IPC=G09G-005/36
FILT?+WIDE?+ENABLE?+ASPECT?

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP, 10-013762, A (FUJITSU GENERAL LIMITED), 16 January, 1998 (16.01.98), Claim 1; Par. Nos. [0001]~[0007] Claims 2,3; Par. nos. [0008]~[0013] (Family: none)	1 3,5-7
Y A	JP, 9-149344, A (FUJITSU GENERAL LIMITED), 06 June, 1997 (06.06.97), Claim 1; Par. Nos. [0001] Claims 2-4 (Family: none)	1 3,5-7
Y	JP, 10-134175, A (Sony Corporation), 22 May, 1998 (22.05.98), Claim 1; Par. Nos. [0109], [0110], [0127]~[0156] (Family: none)	1
P,Y	JP, 11-73154, A (Mitsubishi Electric Corporation), 16 March, 1999 (16.03.99), Par. Nos. [0037]~[0059] (Family: none)	1,5-7

☒ Further documents are listed in the continuation of Box C. ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to
"A" document defining the general state of the art which is not considered to be of particular relevance	understand the principle or theory underlying the invention
"E" earlier document but published on or after the international filing date	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"O" document referring to an oral disclosure, use, exhibition or other means	"&" document member of the same patent family
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 10 December, 1999 (10.12.99)	Date of mailing of the international search report 28 December, 1999 (28.12.99)
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/06124

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT


Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 7-131734, A (Victor Company of Japan, Limited), 19 May, 1995 (19.05.95), Par. Nos. [0001] to [0006] (Family: none)	1, 5-7
A	EP, 567301, A2 (VICTOR COMPANY OF JAPAN, LIMITED), 27 October, 1993 (27.10.93), Claim 1 & JP, 6-6634, A Claim 1 & US, 5537149, A	1, 5-7
A	JP, 7-274064, A (Sony Corporation), 20 October, 1995 (20.10.95), Claim 1 (Family: none)	1
A	JP, 10-134176, A (Sony Corporation), 22 May, 1999 (22.05.99), Par. Nos. [0007] to [0049] (Family: none)	1



<p>(51) 国際特許分類 G09G 5/36, 5/00, G06T 3/40, H04N 5/262</p>	<p>A1</p>	<p>(11) 国際公開番号 WO00/28519</p> <p>(43) 国際公開日 2000年5月18日(18.05.00)</p>
<p>(21) 国際出願番号 PCT/JP99/06124</p> <p>(22) 国際出願日 1999年11月2日(02.11.99)</p> <p>(30) 優先権データ 特願平10/319641 1998年11月10日(10.11.98) JP</p> <p>(71) 出願人 (米国を除くすべての指定国について) 株式会社 富士通ゼネラル (FUJITSU GENERAL LIMITED)[JP/JP] 〒213-8502 神奈川県川崎市高津区末長1116番地 Kanagawa, (JP)</p> <p>(72) 発明者; および (75) 発明者/出願人 (米国についてのみ) 相田 徹(AIDA, Toru)[JP/JP] 大森英幸(OHMORI, Hideyuki)[JP/JP] 〒213-8502 神奈川県川崎市高津区末長1116番地 株式会社 富士通ゼネラル内 Kanagawa, (JP)</p> <p>(74) 代理人 古澤俊明, 外(FURUSAWA, Toshiaki et al.) 〒102-0083 東京都千代田区麹町4丁目5番地 橋ビル2階 Tokyo, (JP)</p>		<p>(81) 指定国 AU, CA, CN, KR, RU, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE)</p> <p>添付公開書類 国際調査報告書</p>

(54) Title: IMAGE MAGNIFYING CIRCUIT

(54) 発明の名称 画像拡大処理回路



10 ... INPUT IMAGE DATA

12 ... FRAME MEMORY

14 ... FILTER

18 ... COEFFICIENT STORAGE UNIT

20 ... NON-LINEAR MAGNIFICATION RATIO CONTROL UNIT

22 ... COEFFICIENT ROM

24 ... MEMORY CONTROL UNIT

28 ... COEFFICIENT RAM

B ... ENABLE SIGNAL

C ... MAGNIFICATION RATIO DATA

D ... TRANSFER START SIGNAL

E ... R/W SELECT SIGNAL

F ... OUTPUT IMAGE DATA

(57) Abstract

An image magnifying circuit comprises a frame memory (12) for storing input image data, a coefficient storage unit (18) in which in advance filter coefficients corresponding to a plurality of magnification ratios are stored, a non-linear magnification ratio control unit (20) for outputting an enable signal for reading the corresponding image data from the frame memory (12) and a coefficient selecting address AD3 for reading the corresponding filter coefficient from the coefficient storage unit (18), on the basis of a region width w predetermined to divide a display screen into n parts and the magnification ratios predetermined for the n regions, and a filter (14) for filtering the image data from the frame memory (12) on the basis of the filter coefficients from the coefficient storage unit (18) to output the image data on the image which is non-linearly magnified in a horizontal direction. These filter coefficients correspond to the magnification ratios which are set for the n regions of the display screen.

本発明による画像拡大処理回路は、入力画像データを記憶するフレームメモリ12と、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部18と、表示画面をn等分するために設定された領域幅wとn個の各領域に設定された拡大率に基づいて、フレームメモリ12から対応した画像データを読み出すイネーブル信号を出力するとともに、係数記憶部18から対応したフィルタ係数を読み出す係数選択アドレスAD3を出力するノンリニア拡大率制御部20と、係数記憶部18からのフィルタ係数に基づいてフレームメモリ12からの画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタ14とを具備する。このフィルタ係数が表示画面のn個の各領域に設定された拡大率に対応している。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

AE	アラブ首長国連邦	DM	ドミニカ	KZ	カザフスタン	RU	ロシア
AL	アルバニア	EE	エストニア	LC	セントルシア	SD	スーダン
AM	アルメニア	ES	スペイン	LI	リヒテンシュタイン	SE	スウェーデン
AT	オーストリア	FI	フィンランド	LK	スリランカ	SG	シンガポール
AU	オーストラリア	FR	フランス	LR	リベリア	SI	スロヴェニア
AZ	アゼルバイジャン	GA	ガボン	LS	レソト	SK	スロヴァキア
BA	ボスニア・ヘルツェゴビナ	GB	英国	LT	リトアニア	SL	シエラ・レオネ
BB	バルバドス	GD	グレナダ	LU	ルクセンブルグ	SN	セネガル
BE	ベルギー	GE	グルジア	LV	ラトヴィア	SZ	スワジランド
BF	ブルキナ・ファソ	GH	ガーナ	MA	モロッコ	TD	チャード
BG	ブルガリア	GM	ガンビア	MC	モナコ	TG	トーゴ
BJ	ベナン	GN	ギニア	MD	モルドヴァ	TJ	タジキスタン
BR	ブラジル	GW	ギニア・ビサウ	MG	マダガスカル	TZ	タンザニア
BY	ベラルーシ	GR	ギリシャ	MK	マケドニア旧ユーゴスラヴィア	TM	トルクメニスタン
CA	カナダ	HR	クロアチア		共和国	TR	トルコ
CC	中央アフリカ	HU	ハンガリー	ML	マリ	TT	トリニダード・トバゴ
CF	コンゴ	ID	インドネシア	MN	モンゴル	UA	ウクライナ
CH	スイス	IE	アイルランド	MR	モーリタニア	UG	ウガンダ
CI	コートジボワール	IL	イスラエル	MW	マラウイ	US	米国
CM	カメルーン	IN	インド	MX	メキシコ	UZ	ウズベキスタン
CN	中国	IS	アイスランド	NE	ニジェール	VN	ヴェトナム
CR	コスタ・リカ	IT	イタリア	NL	オランダ	YU	ユーゴスラビア
CU	キューバ	JP	日本	NO	ノルウェー	ZA	南アフリカ共和国
CY	キプロス	KE	ケニア	NZ	ニュージーランド	ZW	ジンバブエ
CZ	チェッコ	KG	キルギスタン	PL	ポーランド		
DE	ドイツ	KP	北朝鮮	PT	ポルトガル		
DK	デンマーク	KR	韓国	RO	ルーマニア		

明 細 書

画像拡大処理回路

5 技術分野

本発明は、アスペクト比 (Aspect Ratio) が 4 : 3 のノーマル画面をアスペクト比 16 : 9 のワイド画面の表示パネルで拡大して表示する場合などに用いられるもので、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路に関するものである。

10 前記表示パネルには、例えば PDP (Plasma Display Panel) がある。

背景技術

近年、アスペクト比 16 : 9 のワイドテレビジョン装置や PDP を用いた映像表示装置が増加している。アスペクト比 4 : 3 の映像ソースをアスペクト比 16 : 9 の映像表示装置で全面表示 (フルモード表示) するためには、元々の映像ソースを水平方向に引き伸ばすための画像拡大処理回路を設けなければならない。

従来の画像拡大処理回路は、入力画像データを水平方向に一定の倍率で伸長処理するか、又は水平方向の両端にいくほど倍率が大きくなるように入力画像データを伸長処理していた。

20 しかしながら、入力画像データを水平方向に一定の倍率で伸長処理していた従来例では、元々の映像を一定の倍率で水平方向に拡大表示するだけなので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができず、様々な映像効果を発揮することができないという問題点があった。前記 n は 2 以上の整数を表す。

25 また、水平方向の両端にいくほど倍率が大きくなるように入力画像データを伸長処理していた従来例では、表示画像を n 等分した各領域を水平方向の両端にいくほど倍率が大きくなるように拡大表示していただけなので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができず、様々な映像効果を発揮することができないという問題点があった。

本発明は、上述の問題点に鑑みなされたもので、表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮することができる画像拡大処理回路を提供することを目的とする。

例えば、表示画像を n 等分した各領域の倍率が両端にいくほど大きくなるようにしてパノラマ写真のような映像を表示したり、表示画像を n 等分した各領域の倍率が両端にいくほど小さくなるようにして魚眼レンズを通したような映像を表示したりするなど、様々な映像効果を発揮することができるようにすることを目的とする。

10 発明の開示

本発明は、表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路において、入力画像データを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面を n 等分するために設定された領域幅 w と n 個の各領域に設定された拡大率に基づいて、画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、係数記憶部から読み出されたフィルタ係数に基づいて画像メモリから読み出された画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタとを具備してなることを特徴とする。ここで、 w は設定された数値を表す。

上記の構成において、ノンリニア拡大率制御部が設定領域幅 w と設定拡大率に基づいてイネーブル信号及び係数選択アドレスを出力することによって、画像メモリから対応した画像データが読み出されるとともに係数記憶部から対応したフィルタ係数が読み出される。そして、フィルタがフィルタ係数に基づいて画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力する。このとき、係数記憶部から読み出されたフィルタ係数は、表示画面を領域幅 w で n 等分する各領域に設定された拡大率に対応しているので、 n 個の各領域について任意の倍率で水平方向に拡大表示することができ、様々な映像効果を発揮

することができる。例えば、パノラマ写真のような映像を表示したり、魚眼レンズを通したような映像を表示することができる。

係数記憶部を、複数の拡大率に対応したフィルタ係数を予め記憶した係数ROMと、転送開始信号に基づいて係数ROMからフィルタ係数を読み出すとともに、
5 係数書込アドレス及びR/W選択信号を出力するメモリ制御部と、メモリ制御部から出力するR/W選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスとメモリ制御部から出力する係数書込アドレスの一方を選択して出力するセクタと、メモリ制御部から出力するR/W選択信号がW選択信号のときにはセクタから出力する係数書込アドレスに基づいて係数ROMから読
10 み出されたフィルタ係数を記憶し、メモリ制御部から出力するR/W選択信号がR選択信号のときにはセクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数RAMとで構成した場合には、表示画面を領域幅 w で n 等分する各領域の拡大率の変更を容易にすることができる。

前記ROMはRead Only Memoryを表し、前記R/WはRead/Writeを表し、前記
15 RAMはRandom Access Memoryを表す。

ノンリニア拡大率制御部を、設定された領域幅 w に基づいて n 個の領域を順次選択するための領域選択信号を生成する領域選択信号生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設定された拡大率パラメータ m を選択して出力する第1セクタと、この第1セクタで選択された
20 拡大率パラメータ m を一方の入力値とする n ビットの加算器と、 n 個の領域のうちの選択開始領域に設定された拡大率パラメータ m の入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいてアドレスオフセット演算器の演算値と加算器の和データとを選択して出力する第2セクタと、この第2セクタの出力値を1標本化周期分遅延させ、係数選
25 択アドレスとして出力するとともに加算器の他方の入力値とする第1遅延器と、加算器の桁上げ信号と初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を1標本化周期分遅延させ画像メモリのイネーブル信号として出力する第2遅延器とで構成した場合には、ノンリニア拡大率制御部の構成を簡単にすることができる。ここで、 m は 2^n 以下の正の数を表し、 2^n は2の n

乗を表し、 $2n/m$ が拡大率に相当する。

領域選択信号生成部を、初期化信号を計数値1としてロードするロード端子L1を有するとともに、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅 w を1倍又は2倍した値とを比較して一致を検出し、この検出信号を計数値1としてドットカウンタのロード端子L1へ出力する一致検出回路と、初期化信号でリセットされ、一致検出回路の検出信号をイネーブル信号としてドットクロックを計数し、計数値を領域選択信号として出力するアップ/ダウンカウンタと、このアップ/ダウンカウンタの計数値 K が0になったときにはHレベル信号を出力してアップ/ダウンカウンタをアップカウントモードに制御し、アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化した後の一致検出回路の検出信号に基づいてアップ/ダウンカウンタをダウンカウントモードに制御するアップ/ダウン制御部と、初期状態では設定領域幅 w を比較値として一致検出回路へ出力し、アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化したときに設定領域幅 w を2倍した値を比較値として一致検出回路へ出力する領域幅制御部とで構成した場合には、領域選択信号生成部の構成を簡単にすることができる。

n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とした場合には、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にすることができる。

n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次小さな値とした場合には、左右端にいくほど拡大率が大きくなってパノラマ写真のような映像を映し出すことができる。

n 個の領域に設定された拡大率パラメータ m を、表示画面の中央部に対して左右対称な値とするとともに、表示画面の中央部から左右に向かうにつれて順次大きな値とした場合には、左右端にいくほど拡大率が小さくなって魚眼レンズを通したような映像を映し出すことができる。

第1図は、本発明による画像拡大処理回路の一実施例を示すブロック図である。

第2図は、第1図中のノンリニア拡大率制御部20の具体例を示すブロック図である。

5 第3図は、第2図中の領域選択信号生成部30の具体例を示すブロック図である。

第4図は、アスペクト比16:9の表示画面を設定領域幅wで16等分し、中央部の領域7、8の拡大率パラメータmの値を同一の値m7に設定し、その他の領域0~6、15~9の拡大率パラメータmの値を中央部に対して左右対称な値m0~m6に設定した場合を示す説明図である。

10 第5図は、第4図において、パノラマ写真のような映像を表示するために、表示画面の中央部の領域7、8の拡大率パラメータmの値を最も大きな値m7（拡大率 $(=256/m7)$ で表すと図示のように最も小さな値になる。）とし、中央部から左右に向かうにつれて順次小さな値とし、左右端の領域0、15の拡大率パラメータmの値を最も小さな値m0（拡大率 $(=256/m0)$ で表すと図示のように最も大きな値になる。）とした場合の、領域と拡大率の関係を示す図である。

第6図は、第4図において、魚眼レンズを通したような映像を表示するために、表示画面の中央部の領域7、8の拡大率パラメータmの値を最も小さな値m7（拡大率 $(=256/m7)$ で表すと図示のように最も大きな値になる。）とし、
20 中央部から左右に向かうにつれて順次大きな値とし、左右端の領域0、15の拡大率パラメータmの値を最も大きな値m0（拡大率 $(=256/m0)$ で表すと図示のように最も小さな値になる。）とした場合の、領域と拡大率の関係を示す図である。

25 発明を実施するための最良の形態

以下、本発明の実施例を添付図面を用いて説明する。

説明の便宜上、入力画像データを8ビットとし、アスペクト比16:9の表示画面を設定された領域幅wで16等分（ $n=16$ の場合）し、各領域に任意に設定された拡大率パラメータmを、第4図に示すように、表示画面の左端の領域0

から中央部の領域7までを m_0 から m_7 までとし、中央部の領域8から右端の領域15までを m_7 から m_0 までとし、表示画面の中央部に対して左右対称な値とする。拡大率パラメータ m は拡大率に係る値で、 $256/m$ が拡大率に相当する。すなわち、拡大率パラメータ $m_0 \sim m_7$ は拡大率データに係る値である。

- 5 第1図において、10は標本化周波数 F_s で標本化された画像データを入力する入力端子、12は入力画像データを記憶する画像メモリの一例としてのフレームメモリである。このフレームメモリ12はFIFO (First-In First-Out) 動作可能な記憶素子、すなわち先入れ先出し動作可能な記憶素子で構成されている。14は前記フレームメモリ12から読み出した画像データをフィルタリングして
10 ノンリニア拡大された画像データを出力端子16へ出力するフィルタ、18は複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部、20はノンリニア拡大率制御部である。

前記係数記憶部18は係数ROM22、メモリ制御部24、セクタ26及び係数RAM28で構成されている。

- 15 前記係数ROM22には複数の拡大率に対応したフィルタ係数が予め記憶されている。

前記メモリ制御部24は、転送開始信号に基づいて予め決められた係数書込アドレスAD1、ROMアドレスAD2及びR/W選択信号を出力する。前記転送開始信号は、例えば、電源オンに応じて発生する信号、又はフィルタリング特性
20 を変更するときに発生する信号を表す。

前記セクタ26は、R/W選択信号がW選択信号（例えばHレベル信号）のときには前記メモリ制御部24から出力する係数書込アドレスAD1を選択して出力し、R/W選択信号がR選択信号（例えばLレベル信号）のときには前記ノンリニア拡大率制御部20から出力する係数選択アドレスAD3を選択して出力
25 する。

前記係数RAM28は、R/W選択信号がW選択信号のときには、前記セクタ26で選択された係数書込アドレスAD1に基づいて前記係数ROM22から読み出されたフィルタ係数を書き込み、R/W選択信号がR選択信号のときには、前記セクタ26で選択された係数選択アドレスAD3に基づいて対応したフィ

ルタ係数を読み出す。

前記係数選択アドレスAD3については、後述する第2図の回路説明中で詳述する。

5 前記ノンリニア拡大率制御部20は、第2図に示すように、領域選択信号生成部30、第1セレクタ32、nビットの加算器34、アドレスオフセット演算器36、第2セレクタ38、第1遅延器40、論理和回路42及び第2遅延器44で構成されている。

前記領域選択信号生成部30は、設定された領域幅wに基づいて16個の領域を順次選択するための領域選択信号を生成する。

10 前記第1セレクタ32は前記領域選択信号生成部30で生成した領域選択信号に基づいて領域0～7、8～15に設定された拡大率パラメータm0～m7、m7～m0を選択して出力する。

15 前記領域選択信号生成部30は、具体的には、第3図に示すように、ドットカウンタ46、一致検出回路48、アップ/ダウンカウンタ50、アップ/ダウン制御部52及び領域幅制御部54で構成されている。

前記ドットカウンタ46は初期化信号を計数値1としてロードするロード端子L1を有し、CK端子に入力するドットクロックを計数する。

20 前記一致検出回路48は前記ドットカウンタ46の計数値と前記領域幅制御部54から出力する比較値（設定領域幅wを1倍又は2倍した値）とを比較して一致を検出する。

前記アップ/ダウンカウンタ50は、初期化信号でリセットされ前記一致検出回路48の検出信号をイネーブル信号としてドットクロックを計数し、計数値Kを領域選択信号として出力する。

25 前記アップ/ダウン制御部52は、前記アップ/ダウンカウンタ50の計数値Kが0になったときには、前記アップ/ダウンカウンタ50にHレベル信号を出力して前記アップ/ダウンカウンタ50をアップカウントモードに制御し、前記アップ/ダウンカウンタ50の計数値Kが表示画面の領域6に対応する値から領域7に対応する値に変化した後の前記一致検出回路48の検出信号に基づいて、前記アップ/ダウンカウンタ50への出力をLレベル信号に変化させ前記アップ

／ダウンカウンタ50をダウンカウントモードに制御する。

前記領域幅制御部54は、初期状態では設定領域幅 w を比較値として前記一致検出回路48へ出力し、前記アップ／ダウンカウンタ50の計数値 K が表示画面の領域6に対応する値から領域7に対応する値に変化したときに設定領域幅 w を2倍した値を比較値として前記一致検出回路48へ出力し、前記アップ／ダウン制御部52の出力がHレベルからLレベルに変化したときに初期状態に戻る。

前記加算器34は、前記第1セレクタ32で選択された拡大率パラメータ m ($m_0 \sim m_7$ のうちの1つ)を一方の入力Bとし、前記第1遅延器40から出力する係数選択アドレスAD3を他方の入力Aとして加算する。

10 前記アドレスオフセット演算器36は、16個の領域のうちの選択開始の領域0に設定された拡大率パラメータ m_0 の入力に基づき係数選択アドレスAD3の始点を演算する。

前記第2セレクタ38は、初期化信号によって前記アドレスオフセット演算器36の演算値を選択して出力し、初期化信号がなくなった後には前記加算器34の和出力Sを選択して出力する。

前記第1遅延器40は、前記第2セレクタ38の出力値を1標本化周期分遅延させ、係数選択アドレスAD3として前記セレクタ26へ出力するとともに前記加算器34の他方の入力Aとして出力する。

20 前記論理和回路42は、前記加算器34の桁上げ信号COと初期化信号の論理和信号を出力する。

前記第2遅延器44は、前記論理和回路42の出力信号を1標本化周期分遅延させ、イネーブル信号として前記フレームメモリ12及びフィルタ14に出力する。

25 前記アドレスオフセット演算器36の演算は、拡大パラメータ m_0 の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「1」がでるまで各ビットの「0」を「1」に変えるとともに、最初にでた「1」を「0」に変え、さらにその他の残りのビットを全て「0」にする演算に相当する。例えば、 $m_0 = 148$ (拡大率 $= 256 / 148 \approx 1.73$)を8ビット表示すると「10010100」となるので、この各ビットに対して上述のビット変換による演算をす

ると、「00000011」（＝16進数表示で03h）となり、この「00000011」（＝03h）が領域0の係数選択アドレスAD3に相当する。

前記フィルタ14は、前記フレームメモリ12から読み出した画像データを順次1標本化周期 T （ $T=1/F_s$ ）分遅延させて出力する複数の遅延器D1～D_p（pは2以上の整数で、図示を省略する。）と、前記フレームメモリ12から読み出した画像データに前記係数RAM28から読み出した対応するフィルタ係数を掛けて出力する乗算器A0（図示省略）と、複数の遅延器D1～D_pのそれぞれから出力する画像データに前記係数RAM28から読み出した対応するフィルタ係数を掛けて出力する乗算器A1～A_p（図示省略）と、乗算器A0～A_pの出力を加算し出力画像データとして出力端子16へ出力する加算器（図示省略）とで構成されている。

つぎに、第1図～第3図の作用を第4図～第5図を併用して説明する。

A：まず第3図、第4図を用いて、第2図の領域選択信号生成部30から領域選択信号が出力する作用について説明する。

（1）第3図において、ドットカウンタ46は初期化信号に基づいて計数値1をロードしてドットクロックを計数する。

一致検出回路48はドットカウンタ46の計数値を領域幅制御部54から出力する比較値（この比較値は、初期状態では設定された領域幅 w となる。）と比較し、一致したときに検出信号を出力する。この設定領域幅 w は、1水平ラインの有効水平ドット数（例えば1920）を分割領域数16で割った値（例えば120）である。

（2）アップ/ダウンカウンタ50は、初期化信号でリセットされ一致検出回路48の検出信号をイネーブル信号としてドットクロックを計数し、計数値を領域選択信号として出力する。

アップ/ダウン制御部52は、アップ/ダウンカウンタ50の計数値 K が0のとき（初期状態）に、アップ/ダウンカウンタ50への出力をLレベル信号からHレベル信号に変化してアップ/ダウンカウンタ50をアップカウントモードに制御し、アップ/ダウンカウンタ50の計数値 K が6（領域6に対応）から7（領域7に対応）に変化した後の最初の一致検出回路48の検出信号に基づいて、

アップ/ダウンカウンタ50への出力をHレベル信号からLレベル信号に変化してアップ/ダウンカウンタ50をダウンカウントモードに制御する。

領域幅制御部54は、初期状態では設定領域幅 w を比較値として一致検出回路48へ出力し、アップ/ダウンカウンタ50の計数値 K が6から7に変化したときに設定領域幅 w を2倍した値を比較値として一致検出回路48へ出力し、アップ/ダウン制御部52の出力がHレベルからLレベルに変化したときに初期状態に戻る。

(3)したがって、ドットカウンタ46の計数値が設定領域幅 w （例えば120）に達するまではアップ/ダウンカウンタ50の計数値0（ $K=0$ ）が領域選択信号として出力し、ドットカウンタ46の計数値が設定領域幅 w に達する毎に一致検出回路48から検出信号が出力してアップ/ダウンカウンタ50の計数値が+1するので、表示画面の領域0から領域7までについては、アップ/ダウンカウンタ50の計数値 K は0から7まで変化する。

そして、アップ/ダウンカウンタ50の計数値 K が6から7に変化したときに一致検出回路48への比較値が設定領域幅 w の2倍に変化し、アップ/ダウンカウンタ50の計数値 K が6から7に変化した後の最初の一致検出回路48の検出信号（出力するタイミングは K が7から8に変化するときである。）でアップ/ダウンカウンタ50がダウンカウントモードに変化するとともに、一致検出回路48への比較値が初期状態の設定領域幅 w に戻るので、表示画面の領域8から領域15までについては、アップ/ダウンカウンタ50の計数値 K が7から0まで変化する。

B：つぎに第2図及び第5図を用いて第1図のノンリニア拡大率制御部20から係数選択アドレスAD3及びイネーブル信号が出力する作用について説明する。

(1)第2図において、第1セレクタ32は、領域選択信号生成部30で生成した領域選択信号に基づいて、16個の領域0～7、8～15に設定された拡大率パラメータ $m_0 \sim m_7$ 、 $m_7 \sim m_0$ を選択して出力する。

パノラマ写真のような映像を映し出すときには、第5図に示すように、表示画面の中央部の領域7、8の m_7 を最も大きな値（例えば $m_7 = 237$ （拡大率 $= 256 / m_7 \approx 1.08$ ））とし、中央部に対して左右対称な値とするとともに

左右に向かうにつれて順次小さな値（例えば $m0 = 148$ （拡大率 $= 256/m0 \approx 1.73$ ））とする。

（２）アドレスオフセット演算器 36 は、拡大パラメータ $m0$ の下位ビット側から上位ビット側に向けて各ビットを参照し、最初に「１」がでるまで各ビットの「０」を「１」に変えると同時に、最初にでた「１」を「０」に変え、さらにその他の残りのビットを全て「０」にする演算に相当する。このため、 $m0 = 148$ （拡大率 $= 256/148 \approx 1.73$ ）のときには、８ビット表示が「１００１０１００」となるので、この各ビットに対して上述のビット変換による演算をして「０００００１１」（＝１６進数表示で ０３ h）を出力する。

（３）第２セレクタ 38 は初期化信号によってアドレスオフセット演算器 36 の演算値 ０３ h を選択して出力し、この演算値 ０３ h が第１遅延器 40 で１ドットクロック分（１標準化周期分）遅延して加算器 34 の A 入力となり、第１セレクタ 32 で選択した ９４ h（ $m0 = 148$ の １６進数表示）が加算器 34 の B 入力となるので、加算器 34 は ９７ h を和出力 S として出力する。

そして、初期化信号がなくなる（例えば H レベルから L レベルに変化する）と、第２セレクタ 38 は加算器 34 の和出力 S の ９７ h を選択して出力する。

この ９７ h（和出力 S）は、初期化信号がなくなった後の２番目のドットクロックのタイミングで係数選択アドレス AD 3 として出力するとともに加算器 34 の A 入力となるので、３番目のドットクロックのタイミングでは AB h（ $97h + 94h$ ）が係数選択アドレス AD 3 として出力するとともに加算器 34 の A 入力となる。

同様にして４番目のドットクロックのタイミングでは 3 F h（ $ABh + 94h$ ）が係数選択アドレス AD 3 として出力するとともに加算器 34 の A 入力となる。この４番目のドットクロックのタイミングでは加算器 34 の CO 端子に H レベル信号が現われ、第２遅延器 44 で１ドットクロック遅延しイネーブル信号として出力する。

（４）したがって、第１セレクタ 32 が領域 0 に設定された拡大率パラメータ $m0$ を選択して出力しているときには、第２セレクタ 38 から第１遅延器 40 を介して出力する係数選択アドレス AD 3 は、ドットクロック毎に ０３ h、９７ h、

ABh、3Fh、…と変化し、係数記憶部18のセクタ26を介して係数RAM28に読出アドレスとして入力する。同時に加算器34のCO端子にHレベル信号が現われる毎に、1ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ12及びフィルタ14に入力する。

- 5 同様に、第1セクタ32が領域1～7に設定された拡大率パラメータ $m_1 \sim m_7$ を選択して出力しているときには、各拡大率パラメータについて、ドットクロック毎に変化する対応した係数選択アドレスAD3が係数RAM28に読出アドレスとして入力し、加算器34のCO端子にHレベル信号が現われる毎に、1ドットクロック遅延したタイミングでイネーブル信号がフレームメモリ12及び
10 フィルタ14に入力する。

また、第1セクタ32が領域8～15に設定された拡大率パラメータ $m_7 \sim m_0$ を選択して出力しているときも同様である。

C：つぎに、第5図を用いて第1図のフレームメモリ12及びフィルタ14の作用及び表示映像について説明する。

- 15 (1) フレームメモリ12は、標本化周波数 F_s で標本化されて入力端子10に入力した画像データを1フレーム分記憶する。

そして、このフレームメモリ12から画像データを読み出すときには、ノンリニア拡大率制御部20から出力するイネーブル信号によって画像データを更新するか保持するかが決まり、読み出された画像データはフィルタ14に入力する。

- 20 すなわち、ノンリニア拡大率制御部20から出力するイネーブル信号がHレベルのときには、1ドットクロック毎に新たな1画素分の画像データが読み出されてフィルタ14に入力し、ノンリニア拡大率制御部20から出力するイネーブル信号がLレベルのときには、直前に読み出された1画素分の画像データが保持されてフィルタ14に入力する。

- 25 (2) ノンリニア拡大率制御部20から出力する係数選択アドレスAD3によって、係数記憶部18の係数RAM28から対応したフィルタ係数が読み出されフィルタ14内の乗算器A0～Apに入力する。

また、ノンリニア拡大率制御部20から出力するイネーブル信号は、タイミング制御用（例えばタイミング一致用）の信号としてフィルタ14内の遅延器D1

～D pのEN端子に入力する。

(3)したがって、フィルタ14は、係数記憶部18の係数RAM28から読み出されたフィルタ係数によって、フレームメモリ12から読み出された画像データをフィルタリングし、ノンリニア拡大された画像データを出力端子16に出力する。

例えば、ノンリニア拡大率制御部20から出力する係数選択アドレスAD3が領域0(拡大率パラメータm0)に対応しているとき(03h、97h、ABh、3Fh、…)には、各アドレス毎に対応したフィルタ係数がフィルタ14内の複数の乗算器A0～Apに入力して対応した画像データとの掛け算が行われ、ついで加算器で加算され出力端子16に出力する。

同様にして、ノンリニア拡大率制御部20から出力する係数選択アドレスAD3が領域1(拡大率パラメータm1)に対応しているときには、各アドレス毎に対応したフィルタ係数がフィルタ14内の複数の乗算器A0～Apに入力して対応した画像データとの掛け算が行われ、ついで加算器で加算され出力端子16に出力する。

ノンリニア拡大率制御部20から出力する係数選択アドレスAD3が領域2～7(拡大率パラメータm1～m7)又は領域8～15(拡大率パラメータm7～m0)に対応しているときも同様である。

(4)出力端子16に出力した画像データがPDPのような表示パネルに供給されると、この表示パネルはパノラマ写真のような映像を映し出す。

すなわち、第4図に示すようなアスペクト比が16:9のワイド画面を領域幅wで16等分し、第5図に示すように、表示画面の中央部の領域7、8の拡大率パラメータmの値を相等しく、かつ最も大きな値($m7 = 237$ 、拡大率は最も小さい($\text{拡大率} = 256 / 237 \approx 1.08$))とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域0、15の拡大率パラメータmの値を相等しく、かつ最も小さな値($m0 = 148$ 、拡大率は最も大きい($\text{拡大率} = 256 / 148 \approx 1.73$))とすると、ワイド画面の表示パネルでパノラマ写真のような映像をフルモードで映し出すことができる。

前記実施例では、表示画面を領域幅 w で16等分し、拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次小さな値として、係数記憶部が必要とするメモリ容量を少なくするとともに、ノンリニア拡大率制御部のセレクタの構成を簡単にし、さらに表示パネルでパノラマ写真のような映像を映し出すことができるようにしたが、本発明はこれに限るものでなく、表示画面を領域幅 w で n 等分し n 個の各領域の拡大率パラメータを任意な値として、様々な効果の映像を映し出すような場合について利用することができる。

例えば、表示画面を領域幅 w で16等分し、第6図に示すように、拡大率パラメータ m を表示画面の中央部に対して左右対称な値とするとともに、中央部から左右に向かうにつれて順次大きな値とした場合についても利用することができる。すなわち、表示画面の中央部の領域7、8の拡大率パラメータ m の値を相等しく、かつ最も小さな値($m_7 = 152$ 、拡大率は最も大きい(拡大率 $= 256/m_7 \approx 1.68$))とし、中央部に対して左右対称な値とするとともに左右に向かうにつれて順次小さな値とし、左端と右端の領域0、15の拡大率パラメータ m の値を相等しく、かつ最も大きな値($m_0 = 235$ 、拡大率は最も小さい(拡大率 $= 256/m_0 \approx 1.09$))とすると、表示パネルで魚眼レンズを通したような映像をフルモードで映し出すことができる。

前記実施例では、領域選択信号生成部の構成を簡単にするために、領域選択信号生成部をドットカウンタ、一致検出回路、アップ/ダウンカウンタ、アップ/ダウン制御部及び領域幅制御部で構成したが、本発明はこれに限るものでなく、設定された領域幅 w に基づいて n 個の領域を順次選択するための領域選択信号を生成するものであればよい。

前記実施例では、ノンリニア拡大率制御部の構成を簡単にするために、ノンリニア拡大率制御部を領域選択信号生成部、第1セレクタ、 n ビットの加算器、アドレスオフセット演算器、第2セレクタ、第1遅延器、論理和回路及び第2遅延器で構成したが、本発明はこれに限るものでなく、表示画面を n 等分するために設定された領域幅 w と n 個の各領域に設定された拡大率に基づいて画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、係

数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するものであればよい。

前記実施例では、表示画面を領域幅 w で n 等分する各領域の拡大率の変更を容易にすることができるようにするために、係数記憶部を、係数ROM、メモリ制御部、セクタ及び係数RAMで構成したが、本発明はこれに限るものでなく、
5 複数の拡大率に対応したフィルタ係数を予め記憶したものであればよい。

産業上の利用可能性

以上のように、本発明による画像拡大処理回路は、アスペクト比が4 : 3のノーマル画面をアスペクト比16 : 9のワイド画面の表示パネルで拡大して表示する場合に利用できる。このとき、表示画像を水平方向に拡大して表示する表示画像を n 等分した各領域について任意の倍率で水平方向に拡大表示することができるので、様々な映像効果を発揮できる。例えば、表示画像を n 等分した各領域の倍率が両端にいくほど大きくなるようにしてパノラマ写真のような映像を表示したり、
10 表示画像を n 等分した各領域の倍率が両端にいくほど小さくなるようにして
15 魚眼レンズを通したような映像を表示するのに利用できる。

請 求 の 範 囲

1. 表示画像を水平方向に拡大して表示するために、標本化されて入力した画像データを水平方向に伸長処理する画像拡大処理回路において、前記入力画像データを記憶する画像メモリと、複数の拡大率に対応したフィルタ係数を予め記憶した係数記憶部と、表示画面を n 等分（ n は2以上の整数）するために設定された領域幅 w と前記 n 個の各領域に設定された拡大率に基づいて、前記画像メモリから対応した画像データを読み出すためのイネーブル信号を出力するとともに、前記係数記憶部から対応したフィルタ係数を読み出すための係数選択アドレスを出力するノンリニア拡大率制御部と、前記係数記憶部から読み出されたフィルタ係数に基づいて前記画像メモリから読み出された画像データをフィルタリングし、水平方向に非線形拡大処理された画像データを出力するフィルタとを具備してなることを特徴とする画像拡大処理回路。
2. 係数記憶部は、複数の拡大率に対応したフィルタ係数を予め記憶した係数ROM（Read Only Memory）と、転送開始信号に基づいて前記係数ROMからフィルタ係数を読み出すとともに、係数書込アドレス及びR/W（Read/Write）選択信号を出力するメモリ制御部と、前記メモリ制御部から出力するR/W選択信号に基づいて、ノンリニア拡大率制御部から出力する係数選択アドレスと前記メモリ制御部から出力する係数書込アドレスの一方を選択して出力するセクタと、前記メモリ制御部から出力するR/W選択信号がW選択信号のときには前記セクタから出力する係数書込アドレスに基づいて前記係数ROMから読み出されたフィルタ係数を記憶し、前記メモリ制御部から出力するR/W選択信号がR選択信号のときには前記セクタから出力する係数選択アドレスに基づいてフィルタ係数が読み出される係数RAM（Random Access Memory）とからなる請求の範囲第1項記載の画像拡大処理回路。
3. ノンリニア拡大率制御部は、設定された領域幅 w に基づいて、 n 個（ n は2以上の整数）の領域を順次選択するための領域選択信号を生成する領域選択信号

- 生成部と、この領域選択信号生成部で生成した領域選択信号に基づいて対応する領域に設定された拡大率パラメータ m (m は 2^n 以下の正の数を表し、 2^n は 2 の n 乗を表し、 $2^n/m$ が拡大率に相当する。)を選択して出力する第1セレクタと、この第1セレクタで選択された拡大率パラメータ m を一方の入力値とする
5 n ビットの加算器と、前記 n 個の領域のうちの選択開始領域に設定された拡大率パラメータ m の入力に基づき係数選択アドレスの始点を演算するアドレスオフセット演算器と、初期化信号の有無に基づいて前記アドレスオフセット演算器の演算値と前記加算器の和データとを選択して出力する第2セレクタと、この第2セレクタの出力値を1標本化周期分遅延させ、係数選択アドレスとして出力すると
10 ともに前記加算器の他方の入力値とする第1遅延器と、前記加算器の桁上げ信号と前記初期化信号の論理和信号を出力する論理和回路と、この論理和回路の出力信号を1標本化周期分遅延させ画像メモリのイネーブル信号として出力する第2遅延器とからなる請求の範囲第1項又は第2項記載の画像拡大処理回路。
- 15 4. 領域選択信号生成部は、初期化信号を計数値1としてロードするロード端子L1を有するとともに、ドットクロックを計数するドットカウンタと、このドットカウンタの計数値と設定領域幅 w を1倍又は2倍した値とを比較して一致を検出し、この検出信号を計数値1として前記ドットカウンタのロード端子L1へ出力する一致検出回路と、前記初期化信号でリセットされ、前記一致検出回路の検
20 出信号をイネーブル信号として前記ドットクロックを計数し、計数値を領域選択信号として出力するアップ/ダウンカウンタと、このアップ/ダウンカウンタの計数値 K が0になったときにはHレベル信号を出力して前記アップ/ダウンカウンタをアップカウントモードに制御し、前記アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化した後の前記一致検出回路の検
25 出信号に基づいて前記アップ/ダウンカウンタをダウンカウントモードに制御するアップ/ダウン制御部と、初期状態では設定領域幅 w を比較値として前記一致検出回路へ出力し、前記アップ/ダウンカウンタの計数値 K が表示画面の中央部の領域に対応する値に変化したときに設定領域幅 w を2倍した値を比較値として前記一致検出回路へ出力する領域幅制御部とからなる請求の範囲第3項記載の画像

拡大処理回路。


5. n 個の領域に設定された拡大率パラメータ m は、表示画面の中央部に対して左右対称な値としてなる請求の範囲第 3 項又は第 4 項記載の画像拡大処理回路。

5

6. n 個の領域に設定された拡大率パラメータ m は、表示画面の中央部から左右に向かうにつれて順次小さな値としてなる請求の範囲第 5 項記載の画像拡大処理回路。


10 7. n 個の領域に設定された拡大率パラメータ m は、表示画面の中央部から左右に向かうにつれて順次大きな値としてなる請求の範囲第 5 項記載の画像拡大処理回路。

第1図




THIS PAGE BLANK (USPTO)

第2図



THIS PAGE BLANK (USPTO)


第3図




THIS PAGE BLANK (USPTO)

4 / 4


第 4 図



第 5 図



第 6 図



THIS PAGE BLANK (USPTO)

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/06124

A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl⁶ G09G5/36, G09G5/00, G06T3/40, H04N5/262

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl⁶ G09G5/00-5/40, G09G3/00-3/38,
G06T3/00-3/60, H04N5/14-5/28

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1940-1996	Toroku Jitsuyo Shinan Koho	1994-1999
Kokai Jitsuyo Shinan Koho	1971-1999	Jitsuyo Shinan Toroku Koho	1996-1999

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

WPI/L, PA=FUJITSU GENERAL
 IPC=G09G-005/36
 FILT?+WIDE?+ENABLE?+ASPECT?

C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y A	JP, 10-013762, A (FUJITSU GENERAL LIMITED), 16 January, 1998 (16.01.98), Claim 1; Par. Nos. [0001]~[0007] Claims 2,3; Par. nos. [0008]~[0013] (Family: none)	1 3,5-7
Y A	JP, 9-149344, A (FUJITSU GENERAL LIMITED), 06 June, 1997 (06.06.97), Claim 1; Par. Nos. [0001] Claims 2-4 (Family: none)	1 3,5-7
Y	JP, 10-134175, A (Sony Corporation), 22 May, 1998 (22.05.98), Claim 1; Par. Nos. [0109], [0110], [0127] - [0156] (Family: none)	1
P,Y	JP, 11-73154, A (Mitsubishi Electric Corporation), 16 March, 1999 (16.03.99), Par. Nos. [0037] - [0059] (Family: none)	1,5-7

☒ Further documents are listed in the continuation of Box C.
 ☐ See patent family annex.

* Special categories of cited documents:	"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
"A" document defining the general state of the art which is not considered to be of particular relevance	"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
"E" earlier document but published on or after the international filing date	"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)	"&" document member of the same patent family
"O" document referring to an oral disclosure, use, exhibition or other means	
"P" document published prior to the international filing date but later than the priority date claimed	

Date of the actual completion of the international search 10 December, 1999 (10.12.99)	Date of mailing of the international search report 28 December, 1999 (28.12.99)
Name and mailing address of the ISA/ Japanese Patent Office	Authorized officer
Facsimile No.	Telephone No.

INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP99/06124

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP, 7-131734, A (Victor Company of Japan, Limited), 19 May, 1995 (19.05.95), Par. Nos. [0001] to [0006] (Family: none)	1, 5-7
A	EP, 567301, A2 (VICTOR COMPANY OF JAPAN, LIMITED), 27 October, 1993 (27.10.93), Claim 1 & JP, 6-6634, A Claim 1 & US, 5537149, A	1, 5-7
A	JP, 7-274064, A (Sony Corporation), 20 October, 1995 (20.10.95), Claim 1 (Family: none)	1
A	JP, 10-134176, A (Sony Corporation), 22 May, 1999 (22.05.99), Par. Nos. [0007] to [0049] (Family: none)	1

A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl⁶ G09G5/36, G09G5/00, G06T3/40, H04N5/262

B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl⁶ G09G5/00-5/40, G09G3/00-3/38,
G06T3/00-3/60, H04N5/14-5/28

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1940-1996年
 日本国公開実用新案公報 1971-1999年
 日本国登録実用新案公報 1994-1999年
 日本国実用新案登録公報 1996-1999年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

WPI/L, PA=FUJITSU GENERAL
 IPC=G09G-005/36
 FILT?+WIDE?+ENABLE?+ASPECT?

C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y A	JP, 10-013762, A (株式会社富士通ゼネラル) 16. 1月. 1998 (16. 01. 98) 請求項1, 段落番号【0001】～【0007】 請求項2-3, 段落番号【0008】～【0013】 (ファミリーなし)	1 3, 5-7
Y A	JP, 9-149344, A (株式会社富士通ゼネラル) 06. 6月. 1997 (06. 06. 97) 請求項1, 段落番号【0001】 請求項2-4 (ファミリーなし)	1 3, 5-7

☒ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

* 引用文献のカテゴリー

「A」 特に関連のある文献ではなく、一般的技術水準を示すもの
 「E」 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの
 「L」 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)
 「O」 口頭による開示、使用、展示等に言及する文献
 「P」 国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」 国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの
 「X」 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの
 「Y」 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの
 「&」 同一パテントファミリー文献

国際調査を完了した日

10. 12. 99

国際調査報告の発送日

28.12.99

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)
 郵便番号100-8915
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)
 谷山 稔男



2G 8909

電話番号 03-3581-1101 内線 3226

C (続き) . 関連すると認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP, 10-134175, A (ソニー株式会社) 22. 5月. 1998 (22. 05. 98) 請求項1, 段落【0109】 , 【0110】 , 【0127】 ~ 【0156】 (ファミリーなし)	1
P, Y	JP, 11-73154, A (三菱電機株式会社) 16. 3月. 1999 (16. 03. 99) 段落【0037】 ~ 【0059】 (ファミリーなし)	1, 5-7
A	JP, 7-131734, A (日本ビクター株式会社) 19. 5月. 1995 (19. 05. 95) 段落【0001】 ~ 【0006】 (ファミリーなし)	1, 5-7
A	EP, 567301, A2 (VICTOR COMPANY OF JAPAN, LIMITED) 27. 10月. 1993 (27. 10. 93) 請求項1 & JP, 6-6634, A, 請求項1 & US, 5537149, A	1, 5-7
A	JP, 7-274064, A (ソニー株式会社) 20. 10月. 1995 (20. 10. 95) 請求項1 (ファミリーなし)	1
A	JP, 10-134176, A (ソニー株式会社) 22. 5月. 1998 (22. 05. 99) 段落【0007】 ~ 【0049】 (ファミリーなし)	1